Advertisement
Hinski2

Untitled

May 19th, 2024
13
0
Never
Not a member of Pastebin yet? Sign Up, it unlocks many cool features!
text 2.66 KB | None | 0 0
  1. # zad5
  2.  
  3. ---
  4.  
  5. #### czemu do wyboru set idx używamy bitów w środku adresu
  6. <!-- na wykładzie 56:21 https://youtu.be/wy-AdnZECuY?si=AgOcsrdyOIPONGgj&t=3381 -->
  7.  
  8. nasz adres: (jest poczielony tak)
  9.  
  10. | tag | set idx | offset
  11. | --- | ------- | ---
  12.  
  13. założenia:
  14. * używamy 16 bity direct-mapped cache
  15. * adres jako 2 bity tag 2 bity set idx 2 bity offset
  16. * block size = 4
  17.  
  18. nasz cache:
  19. set0 (kolor a)
  20. set1 (kolor b)
  21. set2 (kolor c)
  22. set3 (kolor d)
  23.  
  24. pamięć główna jeśli używamy set idx jako środkowe bity
  25. 0000XX -> kolor a
  26. 0001XX -> kolor b
  27. 0010XX -> kolor c
  28. 0011XX -> kolor d
  29. 0100XX -> kolor a
  30. 0101XX -> kolor b
  31. 0110XX -> kolor c
  32. 0111XX -> kolor d
  33. 1000XX -> kolor a
  34. 1001XX -> kolor b
  35. 1010XX -> kolor c
  36. ...
  37. 1111XX -> kolor d
  38.  
  39. pamięć główna jeśli używamy set idx jako środkowe bity
  40. 0000XX -> kolor a
  41. 0001XX -> kolor a
  42. 0010XX -> kolor a
  43. 0011XX -> kolor a
  44. 0100XX -> kolor b
  45. 0101XX -> kolor b
  46. 0110XX -> kolor b
  47. 0111XX -> kolor b
  48. 1000XX -> kolor c
  49. 1001XX -> kolor c
  50. 1010XX -> kolor c
  51. ...
  52. 1111XX -> kolor d
  53.  
  54. dzięki temu że używamy środkowych bitów możemy wziąć 4 elementy i całkowicie wypełnić nimi cache, a przez to jak czytamy tą tablice umieszczoną sekwencyjnie w pamięci to idelanie ona nam się mieści do pamięci cache, przec co będzie mniej konfliktów
  55.  
  56. gdybyśmy używali najbardziej znaczących bitów to do pamięci cache to nie moglibyśmy korzystać z tego że czytamy sekwencyjnie tablice, było by więcej konfliktów i źle wykorzystanego miejsca w pamięci cache
  57.  
  58. ---
  59.  
  60. #### Co daje odrębna pamięć podręczną pierwszego poziomu dla danychi i dla instrukcji
  61.  
  62. * dzięki temu mamy jednoczesny dostęp do obu tych danych
  63. * instrukcje częsko są ładowane sekwencyjnie, a dane majbą często bardziej losowy dostęp do pamięci, więc użycie 2 poamięci l1 pozwala na lepsze dopasowanie charakterystyk cache do rodzaju danych
  64. * zmniejszenie ilości missów bo dane i instrukcje są ładowane w inne miejsca
  65. * gdy dane i adresy są ładowane sekwencyjnie to dane i instrukcje nie konkurują o miejsce w pamięci cache
  66.  
  67. ---
  68.  
  69. #### Które fragmenty pamięci system operacyjny musi skonfigurować w trybie dostępu write-through
  70.  
  71. Write-through to metoda zarządzania pamięcią podręczną, w której każde zapisanie danych do pamięci podręcznej jest natychmiast równolegle zapisywane do pamięci głównej.
  72.  
  73.  
  74. * pamięć dla użądzeń I/0 - aby zapewnić, że każde zapisanie danych natychmiast trafi do urządzenia
  75. * pamięć dla kart graficznych - aby zapewnić, że każda zmiana w obrazie jest natychmiast widoczna na ekranie
  76. * Regiony pamięci współdzielonej między procesorami (jeśli używamy ich kilka)
Advertisement
Add Comment
Please, Sign In to add comment
Advertisement